韓国電子新聞は、韓国の中小半導体パッケージング専門会社であるエスエヌピーティ（SNPT）が、様々な規格の半導体を一度にパッケージングを可能とする技術を商用化したと報じている。基板一つに一つの半導体だけをパッケージングしてきた従来方式の限界を克服し、開発用半導体チップ（サンプル）製造期間を飛躍的に短縮できるようになったという。エスエヌピーティは、韓国国内半導体メーカーとファブレスにパッケージング新技術を提供し、本格的な事業化に乗り出した。
8日業界によると、エスエヌピーティはあらゆる規格と大きさの半導体パッケージを同時に製造する「マルチアレイ構造の半導体サブストレート」技術を商用化した。
会社は今年6月に特許登録を終え、韓国の半導体メーカーとファブレス6カ所の開発用半導体パッケージング工程に当該技術を適用した。様々な規格の開発用半導体を、一つのサブストレートからパッケージングするのは、エスエヌピーティが初めてだという。
半導体パッケージング工程において、サブストレートは印刷回路基板（PCB）と半導体の間に入る補助基板だ。ウェハーから切断した半導体（ダイ）を外部と電気的に連結するために使用する。最近、ウェハーレベルパッケージング（WLP）など先端パッケージング技術の登場でサブストレートのないパッケージング技術が浮上したが、依然としてスタンダードな技術として位置づけられている。全体パッケージング市場の80%はサブストレートを適用しているとされる。
従来は一つのサブストレートで一つの半導体パッケージングだけが可能だった。例えば、半導体の脚（リードピン）が四方に出ている「4方向表面実装パッケージング（QFP）規格チップ」と、リードピンの代わりにパッケージ底面にボールを配置した「ボールグリッドアレイ（BGA）規格チップ」を開発するには、2つのサブストレートが必要だ。このような方式はサブストレート消費量が多く、パッケージ製造期間も長くなるため、半導体の新製品開発日程を遅らせる恐れがある。
エスエヌピーティ研究所のユン·ヒヨン所長（副社長）は、「開発用半導体パッケージングは多品種少量生産が多く、複数のサブストレートを使う場合、サンプル製造に4週間から8週間ほどかかった」とし、「開発用半導体サブストレートの海外依存度も高く、ほとんど輸入しなければならない状況」と明らかにした。
エスエヌピーティが開発した方式は、一つのサブストレート基板で10個以上の半導体パッケージング規格に対応できる。同じ規格でも基板切断を異にして、互いに違う大きさの半導体パッケージングが可能だ。
これによって複数のサンプルを製造するファブレスのチップ開発期間を大幅に短縮できる。様々な種類の半導体を同時に製造できるからだ。開発用半導体チップの場合、供給量が100個前後の少量であるため、早ければ1～2日以内にパッケージング後のサンプル供給が可能というのが会社側の説明だ。
エスエヌピーティは半導体を設計·開発する中小ファブレス、大学など研究開発（R&D）用半導体市場を積極的に攻略する方針だ。 米国や中国など海外特許出願も準備している。
エスエヌピーティのチョン·テナム代表は、「開発用半導体製造期間を短縮しコスト削減効果も期待できるため、国内ファブレス企業の競争力強化に寄与できる」とし、「パッケージ遅延による新製品開発日程に支障がないようサービスを提供する計画」と強調した。
（本記事は韓国電子新聞の記事を日本語訳し転載しております）
提供元・コリア・エレクトロニクス
【関連記事】
・韓国の双竜自動車が日本で販売？「ヒュンダイも撤退したのに…」 韓国紙が関心
・韓国がパワー半導体のSiC素材検査技術を国産化…「日本の半分のコストで開発」
・LGグループが日本法人社屋を約200億円で急遽売却へ
・米特許登録数 IBM1位、サムスン2位、LG3位、4位キャノン
・フォルクスワーゲンが韓国二社とのEV電池取引を打ち切りか…特許紛争に嫌気？
